Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Автор: Поляков А.К.
Жанр: Учебное пособие
Издательство: СОЛОН-Пресс
Год: 2003
Страниц: 320
Язык: Русский
Формат: djvu
Размер: 10,13 Mb
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры.